Computer Laboratory, University of Cambridge, UK;
Department of Computer Engineering, Chosun University, Republic of Korea;
Dept. of Computer Science, University of California Los Angeles, US;
机译:异构定点加法器和减法器的最佳高级浇铸的形式化方法
机译:采用CMOS技术的紧凑型随身加法器,半加法器和全加法器的低功耗减薄壁乘法器的设计
机译:使用基于量子点蜂窝自动机的方法的分层T(LT)逻辑减少方法的普通加法器和减法器的设计,分析和成本估计
机译:异构加法器的设计方法
机译:探索节能设计方法:高性能VLSI加法器。
机译:功能磁共振成像分析方法对异类BOLD反应的比较在区块设计研究中
机译:使用不同均匀加法器设计16位异构加法器架构
机译:用于先进和第四代反应堆堆芯分析和设计的创新三维非均匀粗网格输运方法。报告期:2005年8月15日 - 2009年8月14日