Institute of Electronic Technology, Information Engineering University Zhengzhou, 450004, P.R. China;
机译:用于SHA-1和SHA-512循环计算的FPGA实现的故障检测方案
机译:用于SHA-1和SHA-512循环计算的FPGA实现的故障检测方案
机译:SHA-1哈希函数的高速FPGA实现
机译:基于低成本SRAM的FPGA的SHA-1算法实现的资源速度权衡
机译:在现代FPGA中实现乘法器电路的高效算法和架构。
机译:FPGA中脉冲时序算法的仿真
机译:FPGA上近似字符串匹配算法的可编程阵列处理器架构的实现