机译:SHA-1哈希函数的高速FPGA实现
Division of Electronics and Informa-tion Communication Engineering, Kangwon National University,1 Joongang-ro Samcheok, Gangwon, 245-711, Korea;
Division of Electronics and Informa-tion Communication Engineering, Kangwon National University,1 Joongang-ro Samcheok, Gangwon, 245-711, Korea;
BITRC, Chungbuk National University, San 12, Gaeshin-dong, Cheongju, Chungbuk, 361-763, Korea;
hash algorithm; SHA-1; unfolding technique; parallel process;
机译:完全自检SHA-1和SHA-256哈希函数的体系结构的设计和实现
机译:IPSec和VPN应用的安全哈希算法的高速FPGA实现
机译:基于SHA-1算法的键控哈希消息认证码(HMAC)的高速实现
机译:SHA-1哈希函数的高速FPGA实现
机译:SHA-512,Whirlpool和PHASH哈希函数的FPGA设计和性能分析。
机译:基于模型的设计浮点累加器。研究案例:支持向量机内核功能的FPGA实现
机译:哈希函数SHA-1和SHA-512的硬件实现的比较分析