National ASIC System Engineering Center, Southeast University, Nanjing 210096, P.R.China;
机译:使用测试元件组芯片的低功耗Logic-BIST方案的物理功耗评估
机译:用于低功耗测试的段加权随机BIST的设计和芯片实现
机译:用于低功耗和高分辨率DAC测试的新BIST方案
机译:用于低功耗测试的新型BIST结构
机译:一种在生产测试中实现RF BiST的方法,以代替RF常规测试。
机译:基于低拦截概率的双基地联合雷达与通信系统最优功率分配策略
机译:用于低功耗和高分辨率DaC测试的新BIsT方案