首页> 外文会议>電子情報通信学会;電子情報通信学会総合大会演説論文集 >デジタル演算回路実装に向けた神経細胞モデルの演算ビット幅
【24h】

デジタル演算回路実装に向けた神経細胞モデルの演算ビット幅

机译:用于数字运算电路的神经细胞模型的运算位宽

获取原文

摘要

シリコン神経ネットワークは、神経系の電気的な振る舞いを模倣する電子回路であり、人工的に神経ネットワークを実現する技術として期待されている。実装にはアナログ回路、デジタル回路、またはその両方が用いられる。アナログ回路を用いたものでは、消費電力をニューロン当たり数ナノワットまで抑えることができる[1]。しかし、製造誤差や温度依存性の問題で大規模な神経ネットワークを構築するには至っていない。一方で、デジタル回路を用いたものでは、消費電力は大きくなるが、大規模な神経ネットワークの構築が容易である。特にFieldProgrammable Gate Array (FPGA) は価格が低く設計が容易な為よく用いられる[2][3]。
机译:硅神经网络是模仿神经系统电行为的电子电路,有望作为人为实现神经网络的技术。为了实现,使用模拟电路,数字电路或两者。使用模拟电路,可以将每个神经元的功耗降低到几纳瓦[1]。但是,由于制造误差和温度依赖性,尚未构建大规模的神经网络。另一方面,使用数字电路的人消耗大量功率,但是容易构建大规模的神经网络。特别是现场可编程门阵列(FPGA),因为其价格低廉且易于设计[2] [3]而被广泛使用。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号