Dept. of Electr. & Comput. Eng. Michigan State Univ. East Lansing MI USA;
CMOS integrated circuits; floating point arithmetic; mathematical programming; CMOS process; analog circuits; dual-channel architecture; dual-channel floating-gate transistors; gate-oxide; indirect programming mismatch; oxide-traps; poly-silicon gate; size 0.5 mum;
机译:浮栅晶体管的间接编程
机译:浮栅晶体管的间接编程
机译:浮栅非易失性存储单元与等效晶体管之间的固有不匹配
机译:通过使用双通道浮栅晶体管的氧化物陷阱,减少间接编程不匹配
机译:分析低压p型,新材料n型和双通道有机场效应晶体管的器件特性。
机译:动态偏置作为辐射传感器的浮栅MOS晶体管
机译:减少使用双通道浮栅晶体管的氧化物陷阱导致的间接编程失配