首页> 外文会议>High Performance Embedded Architectures and Compilers; Lecture Notes in Computer Science; 4367 >Leveraging High Performance Data Cache Techniques to Save Power in Embedded Systems
【24h】

Leveraging High Performance Data Cache Techniques to Save Power in Embedded Systems

机译:利用高性能数据缓存技术节省嵌入式系统的功耗

获取原文
获取原文并翻译 | 示例

摘要

Voltage scaling reduces leakage power for cache lines unlikely to be referenced soon. Partitioning reduces dynamic power via smaller, specialized structures. We combine approaches, adding a voltage scaling design providing finer control of power budgets. This delivers good performance and low power, consuming 34% of the power of previous designs.
机译:电压缩放可减少不太可能很快引用的高速缓存行的泄漏功率。分区通过较小的专用结构降低了动态功耗。我们结合了多种方法,添加了电压缩放设计,可以更好地控制电源预算。这样可提供良好的性能和低功耗,消耗以前设计功耗的34%。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号