Department of Electronics and Electrical Engineering University of Glasgow, Glasgow G12 8LT, Scotland, UK;
机译:静电,运输和界面陷阱中的静电,运输和统计变化效应的系统建模III-V MOSFET中的界面陷阱
机译:浮栅晶体管多条目集成电路建模的挑战
机译:辐射硬化型MOS晶体管的纵横比辐射硬化型封闭布局中集成MOS晶体管的等效沟道尺寸建模
机译:改变最终路线图CMOS的前端介电要求
机译:氧化镓金属氧化物半导体场效应晶体管的分析建模和功率晶体管设计行业
机译:基于场效应晶体管和低频麦克风的驻极体的微机器麦克风的建模与可行性研究
机译:静电,运输和界面陷阱中的静电,运输和统计变化效应的系统建模III-V MOSFET中的界面陷阱
机译:双极晶体管和二极管电瞬态失效 - 预测失效模型与实验损伤测试。 2. aFWL晶体管和二极管失效模型