Dept. of ECE, Nat. Inst. of Technol., Warangal, India;
机译:使用改进的分布式算术架构的高速和中速FIR滤波器的FPGA实现
机译:高速FIR滤波器的实现:FPGA中不同并行前缀加法器的性能比较
机译:高速FIR滤波器的实现:FPGA中不同并行前缀加法器的性能比较
机译:具有FPGA的高速FIR滤波器的完全平行和完全串行架构
机译:基于FPGA的位串行和位并行数字滤波器系统的功耗。
机译:相敏光学相干层析成像中通过复合FIR滤波器进行的高速光谱校准
机译:设计和FPGA高速并行冷杉过滤器的实现