Dept. of Comput. Sci., Univ. of Ioannina, Ioannina;
DRAM chips; circuit testing; DRAM memory arrays; DRAM neighborhood pattern sensitive fault testing; memory testing; Δ-Type neighborhood; DRAM Testing; Neighborhood Pattern Sensitive Fault (NPSF) model; Neighborhood Word-Line Sensitive Fault (NWSF) model;
机译:随机访问存储器中的静态邻域模式敏感故障的多背景March测试
机译:随机访问记忆中的静态邻域模式敏感故障的多袋阵列试验
机译:高密度存储器中邻域模式和位线敏感故障的高效内置自检算法
机译:物理设计导向DRAM邻域图案敏感故障测试
机译:利用设计模式来提高面向对象软件的测试效率。
机译:协议设计模式:面向域的抽象以支持计算机可执行临床试验的创作
机译:用于模式敏感故障的RAM伪随机测试
机译:随机存取存储器中模式敏感故障的检测。