DPIA University of Udine via delle Scienze 206 Udine I-33100 Italy;
DIMES University of Calabria Rende (CS) I-87036 Italy;
DIMES University of Calabria Rende (CS) I-87036;
TFETs; FinFETs; Mirrors; Topology; Inverters; Benchmark testing; Integrated circuit modeling;
机译:低泄漏模拟单栅极和FinFET电路的分析和仿真
机译:使用FinFET的模拟电路:在速度精度,功率折衷和寄生效应仿真方面的优势
机译:常规(SI_3N_4)SOI FinFET对模拟/ RF设计的高性能(HFO_2)SOI FinFET的分析与性能探索
机译:隧道FET和传统FINFET的基本模拟和数字电路块的模拟与比较
机译:使用Angelov模型在PSpice中对碳化硅(SIC)垂直结场效应晶体管(VJFET)进行紧凑建模,并使用SIC VJFET模型对PSpice模拟电路构建模块进行仿真。
机译:基于射频/模拟电路的非对称漏极扩展Dual-kk Trigate叠底FinFET
机译:使用FinFET的模拟电路:在速度 - 精度 - 功率权衡和寄生效应模拟方面的优势
机译:采用14nm FinFET工艺制造的超高速模数转换器,用于数字和混合相控阵系统。