デュアルモードインバータを用いた擬似不揮発性FF の設計と解析

摘要

最近のマイクロプロセッサやシステムオンチップ(SoC)には待機時消費電力の削減のため，パワーゲーティング(PG)が用いられている[1]．今後も，待機時電力削減はCMOS ロジックにおける重要課題の1 つであることから，PG のさらなるエネルギー削減効率の向上は重要である．しかし，現状のPG ではCMOS ロジック内の記憶回路が揮発性であることに起因して，PG のエネルギー削減効率は制約を受けている．不揮発記憶の導入は高効率PGの実現に有効ではあるが，既存の不揮発性記憶素子を用いると高い書き込みエネルギーや，CMOS ロジックへのエンベディッド技術が課題となる．そこで，我々はPG における電源遮断時に回路ブロックに生じる微小な仮想電源電圧（VV(DD)）を用いて，不揮発性記憶素子を用いることなく，データを保持できる擬似不揮発性双安定記憶回路の検討を進めている[2]．これは実質的な不揮発記憶とみなすことができる．今回は高速動作と超低電圧リテンション（データ保持）を両立できるデュアルモードインバータ(DMI)を用いた擬似不揮発性フリップフロップ（VNR-DFF）の設計方法と動作安定性，速度性能について報告する