DRAM chips; electric properties; nondestructive testing; optical properties; DRAM; critical dimensions; device design rule; dielectric dual-sidewall spacers; electrical properties; gate width dimension shrinking; metal gate; nanometer-grade range; nondestructive ins;
机译:采用高k栅极电介质/金属栅极堆叠的覆盖层的厚度和材料对平坦带电压(V_(FB))和等效氧化物厚度(EOT)的依赖性,适用于先栅工艺应用
机译:包含晶体和非晶硅纳米团簇的多层栅极电介质的TEM和光谱椭偏仪研究
机译:射频反应溅射生长的掺氮HfO_2栅电介质的椭圆偏振光谱分析
机译:椭圆偏振光谱法提取的DRAM金属栅上介电双侧壁间隔物的厚度和形貌
机译:基于超薄高κ电介质的金属门控MOS结构的光发射光谱研究。
机译:具有高表面粗糙度的薄膜:使用椭圆偏振光谱仪进行厚度和介电函数分析
机译:具有高表面粗糙度的薄膜:使用椭圆偏振光谱仪进行厚度和介电函数分析