Ritsumeikan University Japan 1-1-1 Noji-Higashi Kusatsu Shiga 525-8577 Japan;
Side-Channel Attack; Differential Power Analysis (DPA); Masking; Dual-Rail Memory; Intra-Masking Dual-Rail Memory on LUT; Tamper Resistance; AES; Field Programmable Gate Array (FPGA);
机译:在FPGA上具有SCA抵抗性AES的LUT实现中的掩膜内双轨存储器
机译:FPGA上AES S-BOX的内存高效实现
机译:基于FPGA的低功耗多路复用器LUT基于S-Box的AES加密和解密实现
机译:用于抗篡改AES对FPGA的LUT实施的掩蔽双轨存储器
机译:128位AES算法的低功率FPGA实现
机译:基于FPGA的电子皮肤实现实时数字信号处理
机译:利用FpGa重构衰减内存中的aEs密钥调度