Università della Svizzera italiana, Lugano, Switzerland;
Università della Svizzera italiana, Lugano, Switzerland;
Imperial College London, London, United Kingdom;
Università della Svizzera italiana, Lugano, Switzerland;
Logic gates; Partitioning algorithms; Integrated circuit modeling; Computational modeling; Complexity theory; Error analysis; Labeling;
机译:两种近似分割算法的误差估计
机译:使用基于分区的门调整大小的软容错电路设计的可扩展解决方案
机译:高效任务分配算法的数字电路设计与实现
机译:分区和传播:近似电路设计的错误推导算法
机译:用于容错应用的近似数字电路的设计和综合技术。
机译:使用SAT求解器在功能近似电路中的错误测定标准确定
机译:可配置 - 精度近似加法器设计,具有轻量级快速收敛误差恢复电路
机译:分区和分配问题的近似算法