Dept. of Computer Architecture, Universitat Polit#x00E8;
cnica de Catalunya, Barcelona, Spainc;
3T DRAM; 6T SRAM; FinFETs; cache coherence; retention time;
机译:使用启用了高速缓存一致性的自适应刷新的低能耗易失性STT-RAM高速缓存设计
机译:基于可扩展一致性接口的COMA多处理器系统缓存一致性协议的实现
机译:移动传感器网络的基于缓存一致性协议的能量模型
机译:基于DRAM的连贯高速缓存以及如何利用相干协议来减少刷新能量
机译:基于STT-MRAM的缓存的缓存一致性协议的分配策略分析
机译:使用相适度泵浦能量泵浦的钼软X射线激光进行横向相干有限相干衍射成像
机译:共享跟踪器:使用缓存一致性硬件中的想法通过非一致性缓存减少芯片外内存流量