M-Tech VLSI Design, ITM University Gwalior, M.P (India);
MTCMOS; cmos circuit; full subtractor; leakage current; low power design;
机译:使用MTCMOS技术比较3T DRAM单元中的泄漏电流和功率
机译:基于FinFET的SRAM单元的漏电流和降低功率的技术分析
机译:纳米CMOS VLSI系统的漏电降低技术及技术扩展对漏电功率的影响
机译:使用MTCMOS技术减少全减法器中的漏电流和功率
机译:用于减少处理器片上高速缓存泄漏功率的电路和微体系结构技术。
机译:利用定向球囊技术提高经皮椎体后凸成形术治疗骨质疏松性椎体压缩性骨折并减少骨水泥渗漏的有效性
机译:采用自动高效门集群技术降低mTCmOs电路的动态和漏电功率