NSF Center for High-Performance Reconfigurable Computing (CHREC), Department of Electrical and Computer Engineering, University of Florida, USA;
机译:使用基于算法的容错能力评估容错阵列处理器的可靠性改进
机译:故障树和动态流程图方法的比较,用于基于FPGA的安全系统分析第1部分:电抗器跳闸逻辑回路可靠性分析
机译:低开销容错FPGA系统
机译:FPGA系统中基于算法的容错的开销和可靠性分析
机译:通过基于算法的容错和重新配置来提高系统可靠性。
机译:FPGA中系统故障注射仿真:工具技术和方法教程
机译:FpGa实现的加速器的基于算法的降低精度的容错性