Logic TD and Process Development 3PJT, Semiconductor RD Center, Samsung Electronics, San #16, Banweol-Dong, Hwasung-City, Gyeonggi-Do, 445-701, Korea;
机译:采用28 nm高k /金属栅平面体CMOS技术的高度对称10晶体管2读/写双端口静态随机存取存储器位单元设计
机译:混合FDSOI /批量高k /金属栅低功耗(LP)技术中局部反向偏置对性能的影响
机译:HfO / sub 2 // HfSi / sub x / O / sub y /高k栅堆叠,漏电流极低,适用于低功率多晶硅栅CMOS应用
机译:散装平面20nm高k /金属门CMOS技术平台,用于低功耗和高性能应用
机译:高k门堆叠在化合物半导体通道材料上,用于低功耗,高性能数字逻辑应用
机译:适用于远程监视应用的低功耗CMOS无线声学传感平台
机译:具有3-D Tri-Gate和高k /金属栅极的22nm SoC平台技术,针对超低功耗,高性能和高密度SoC应用进行了优化