机译:基于通道晶体管的上拉/下拉插入技术,用于CMOS VLSI电路中的泄漏功率优化
机译:CMOS VLSI电路的降低泄漏功率的新技术
机译:CMOS VLSI电路中的电路级漏电最小化技术综述
机译:MTSCStack:降低VLSI电路中泄漏功率的有效技术
机译:一种新颖的动态功率截止技术(DPCT),用于降低深亚微米VLSI CMOS电路中的有源泄漏。
机译:勘误至:植入式神经技术:双向神经接口—应用程序和VLSI电路实现
机译:降低CMOS VLSI电路泄漏功率的不同低功耗设计技术的比较研究