机译:使用VHDL的FIR和IIR滤波器组合流水线和并行处理架构的设计和实现
机译:基于Verilog / VHDL的FPGA中可综合的32位四级流水线RISC处理器的设计与实现
机译:基于流水线计算的可扩展VLSI分选设备的VHDL设计
机译:VHDL的流水线CORDIC处理器设计
机译:流水线式VHDL浮点基数4快速傅里叶变换数据路径的设计,仿真和综合。
机译:我应该选择哪种RNA-Seq处理算法?基于实验设计样品性质和测序技术的RNA-Seq管线比较
机译:实时Zetta与VHDL和Verilog HDL为高容量数据计算处理器的实时Zetta字节 - 单位存储ASIC SOC IP核心设计实现,如云/群/超级VLIW并行分配流水线阵列计算处理器
机译:VHDL和mINT VHDL仿真工具简介,考虑了信号处理的适用性