65nm工艺下32位PC加法器的设计与应用

摘要

本文介绍了针对数字信号处理器设计的一种应用于地址生成单元和算术移位部件的加法器电路——扰加法器(Psum-Cout加法器),它可以根据不同应用添加求和选择电路或者求和电路,以实现所需功能.在65nm工艺下为减小漏流功耗,采用全静态CMOS电路.结果表明,在0.9V、65nm工艺下进行电路模拟,地址生成单元中加法器和选择电路合并后传播时间为345ps,算术移位部件中和输出传播时间为340ps,饱和位传播时间为280ps.