首页> 中文会议>第七届全国信号和智能信息处理与应用学术会议 >PowerPC主板设计中的高速信号完整性分析

PowerPC主板设计中的高速信号完整性分析

摘要

针对基于CPCI PlusIO总线的MPC8536主板中有代表性的DDRII信号用Hyperlynx软件,选取IBIS模型,进行布线前仿真,通过仿真确定信号线VTT上拉电阻的取舍,并定义了初步布线规则,在此规则的基础上进行布局布线,然后再进行布线后仿真,局部调整布局布线,对布线网络加以改进,从而完成主板的高速信号完整性设计.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号