首页> 中文会议>中国西部青年通信学术会议 >非正则LDPC码部分并行译码器设计

非正则LDPC码部分并行译码器设计

摘要

提出了一种改进的基于BP_based算法的部分并行LDPC译码器结构,较好的解决了当校验矩阵为完全随机结构时硬件资源和数据吞吐量平衡的问题.该译码器码长3944比特,最大迭代次数20次,使用Xilinx的Virtex-ⅡPro70芯片,其数据吞吐量达到了10Mbps.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号