机译:非二进制LDPC码的高吞吐量部分并行块分层解码架构
Inha Univ, Dept Informat & Commun Engn, Incheon 22212, South Korea;
Inha Univ, Dept Informat & Commun Engn, Incheon 22212, South Korea;
Inha Univ, Dept Informat & Commun Engn, Incheon 22212, South Korea|Inha Univ, 100 Inha Ro, Incheon 22212, South Korea;
Nonbinary LDPC; Iterative decoding; Min-max; Block-layered decoding;
机译:准循环非二进制LDPC码的高效部分并行解码器架构
机译:准循环非二进制LDPC码的块分层解码器架构
机译:用于非中共LDPC代码的最小设置的Trellis Min-MAX解码器架构
机译:高通量架构和常规(2,dc)非二进制LDPC解码器的实现
机译:用于Turbo代码解码器,LDPC代码解码器和列表球形解码器的VLSI架构
机译:用于无线传感器网络应用的LDPC解码器架构
机译:高吞吐量架构和常规(2,dc)非二进制LDpC解码器的实现
机译:结构化LDpC解码器的可扩展架构