首页> 外文OA文献 >High-throughput architecture and implementation of regular (2, dc) nonbinary LDPC decoders

【2h】

High-throughput architecture and implementation of regular (2, dc) nonbinary LDPC decoders

机译：高吞吐量架构和常规（2，dc）非二进制LDpC解码器的实现

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Yaoyu Tao; Youn Sung Park; Zhengya Zhang;
展开▼
作者单位

展开▼
年度 2012
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. High-throughput partial-parallel block-layered decoding architecture for nonbinary LDPC codes [J] . Huyen Pham Thi, Ajaz Sabooh, Lee Hanho Integration . 2017,第sepa期

机译：非二进制LDPC码的高吞吐量部分并行块分层解码架构
2. Minimal-Set Trellis Min-Max Decoder Architecture for Nonbinary LDPC Codes [J] . Pham Thang Xuan, Tan Tuy Nguyen, Lee Hanho Circuits and Systems II: Express Briefs, IEEE Transactions on . 2021,第1期

机译：用于非中共LDPC代码的最小设置的Trellis Min-MAX解码器架构
3. Half-row modified two-extra-column trellis min-max decoder architecture for nonbinary LDPC codes [J] . Huyen Pham Thi, Lee Hanho, Xuan Nghia Pham Integration . 2019,第Nova期

机译：非二进制LDPC码的半行修改的两列格最小-最大解码器体系结构
4. High-throughput architecture and implementation of regular (2, dc) nonbinary LDPC decoders [C] . Tao, Yaoyu, Park, Youn Sung, Zhang, Zhengya ISCAS 2012;IEEE International Symposium on Circuits and Systems . 2012

机译：高通量架构和常规（2，dc）非二进制LDPC解码器的实现
5. High-throughput FPGA QC-lDPC decoder architecture for 5G wireless. [D] . Mhaske, Swapnil. 2015

机译：适用于5G无线的高吞吐量FPGA QC-1DPC解码器架构。
6. An LDPC Decoder Architecture for Wireless Sensor Network Applications [O] . Andrea Dario Giancarlo Biroli, Maurizio Martina, Guido Masera 2012

机译：用于无线传感器网络应用的LDPC解码器架构
7. An Efficient VLSI Architecture for Nonbinary LDPC Decoder with Adaptive Message Control [O] . Varatharajan Ramachandran 2015

机译：具有自适应消息控制的非中共LDPC解码器的高效VLSI架构

High-throughput architecture and implementation of regular (2, dc) nonbinary LDPC decoders

著录项

引文网络

相似文献

相关主题

期刊订阅