一种改进的CCS-CSS加法器电路

摘要

本文介绍了一种改进的加法器CCS进位链电路,并与没有进行改进的传统的CCS进位链电路进行比较.对这两种电路结构在同样的条件下用SPICE模拟,实验结果证明:4-bit加法器单元的进位传输延迟时间缩短了34.39﹪,并且第4位全加和的传输延迟时间也缩短了33.95﹪.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号