首页> 中文会议>第十四届全国半导体集成电路、硅材料学术年会 >Flip-around结构高速采样保持电路的设计

Flip-around结构高速采样保持电路的设计

摘要

本文分析了Flip-around结构采样保持电路产生失真的原因,采用增加哑开关管的自举开关消除与输入有关的电荷注入和时钟馈通;采用增益增强技术提高运算放大器直流增益,并通过调整辅助运放的负载电容大小实现主运放建立时间特性的优化.文章设计出一个Flip-around结构的高速采样保持电路,使用Hspice对电路各个模块进行了功能仿真,给出了整个采样保持电路的仿真结果.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号