高性能锁相环的抖动分析与低噪声设计

摘要

电荷泵型锁相环是高速集成电路中时钟合成逻辑的核心部件,随着集成工艺的发展和工作频率的提升,噪声严重影响了锁相环和时钟电路的稳定性、加大了时钟的"抖动"(jitter).本文研究了影响锁相环工作的主要噪声源并提出了相应的改善措施,经投片测试表明,达到了较好的效果.