首页> 外国专利> METHOD OF MANUFACTURING INSULATED GATE TYPE SEMIICONDUCEOR INTEGRATED CIRCUIT MEANS

METHOD OF MANUFACTURING INSULATED GATE TYPE SEMIICONDUCEOR INTEGRATED CIRCUIT MEANS

机译:绝缘门型半导体导体集成电路装置的制造方法

摘要

PURPOSE:To prevent breakage of A1 layer and reduce occupation area of element when forming MOS and ROM by making the oxide film convering a Si substrate flat and thin.
机译:用途:为防止在形成MOS和ROM时A1层破裂并减少元素占据面积,方法是使会聚硅衬底的氧化膜平坦而薄。

著录项

  • 公开/公告号JPS51139275A

    专利类型

  • 公开/公告日1976-12-01

    原文格式PDF

  • 申请/专利权人 HITACHI LTD;

    申请/专利号JP19750062898

  • 发明设计人 ARAKI NORIKAZU;

    申请日1975-05-28

  • 分类号H01L27/112;H01L21/265;H01L21/70;H01L21/8246;H01L21/8247;H01L29/78;H01L29/788;H01L29/792;

  • 国家 JP

  • 入库时间 2022-08-23 01:13:59

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号