首页> 外国专利> Phase-locked loop (PLL) for high-frequency (HF) signals

Phase-locked loop (PLL) for high-frequency (HF) signals

机译:高频(HF)信号的锁相环(PLL)

摘要

In a PLL circuit, the precharging function necessary for setting a required initial state of a VCO is achieved by an additional precharge pump inserted in parallel with the charge pump, or alternatively by multiplexers and inverters implemented directly with the charge pump. The precharging function being controlled in both cases by two control signals. PLL circuits according to the invention are applied, in particular, in integrated circuits of mobile transceivers, for example for GSM, PCN and PCS.
机译:在PLL电路中,设置VCO所需初始状态所必需的预充电功能是通过与电荷泵并联插入的附加预充电泵来实现的,或者通过直接与电荷泵实现的多路复用器和逆变器来实现的。在两种情况下,预充电功能均由两个控制信号控制。根据本发明的PLL电路尤其应用于例如GSM,PCN和PCS的移动收发器的集成电路中。

著录项

  • 公开/公告号GB9913096D0

    专利类型

  • 公开/公告日1999-08-04

    原文格式PDF

  • 申请/专利权人 SIEMENS AKTIENGESELLSCHAFT;

    申请/专利号GB19990013096

  • 发明设计人

    申请日1999-06-04

  • 分类号H03L7/089;

  • 国家 GB

  • 入库时间 2022-08-22 02:09:14

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号