首页> 外国专利> METHOD OF DESIGNING A CMOS LOGIC CIRCUIT

METHOD OF DESIGNING A CMOS LOGIC CIRCUIT

机译:CMOS逻辑电路的设计方法

摘要

PURPOSE: A design method of a CMOS logic circuit is provided to accelerate the operating speed of the CMOS logic circuit that suppress leakage current. CONSTITUTION: A standby circuit(3) is inserted between a first logic circuit(1) and a second logic circuit(2). The standby circuit(3) inverts an output signal of the first logic circuit(1) and inputs the inverted signal to the second logic circuit(2). Also, the circuit(3) converts the constitution of transistors(TRs) in a cell in the first logic circuit(1) or the second logic circuit(2) effectively suppresses a leakage current in the standby state and contributes to the design of the CMOS logic circuit that operates at a high speed.
机译:目的:提供一种CMOS逻辑电路的设计方法,以加快抑制泄漏电流的CMOS逻辑电路的工作速度。组成:一个备用电路(3)插入在第一逻辑电路(1)和第二逻辑电路(2)之间。备用电路(3)将第一逻辑电路(1)的输出信号反相,并将反相后的信号输入到第二逻辑电路(2)。而且,电路(3)转换第一逻辑电路(1)或第二逻辑电路(2)中的单元中的晶体管(TR)的构造,有效地抑制了待机状态下的泄漏电流,并且有助于电路的设计。高速运行的CMOS逻辑电路。

著录项

  • 公开/公告号KR20010083248A

    专利类型

  • 公开/公告日2001-08-31

    原文格式PDF

  • 申请/专利权人 FUJITSU LIMITED;

    申请/专利号KR20010029996

  • 发明设计人 INOUE ATSUKI;KASHIWAKURA SHOICHIRO;

    申请日2001-05-30

  • 分类号G06F17/50;

  • 国家 KR

  • 入库时间 2022-08-22 01:12:57

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号