首页> 外国专利> Method and system for floorplanning a circuit design at a high level of abstraction

Method and system for floorplanning a circuit design at a high level of abstraction

机译:在高抽象水平上对电路设计进行布局规划的方法和系统

摘要

A method and a system implement a circuit design in an integrated chip. A floorplan of the circuit design is arranged at a high level of abstraction. The design is synthesized based on the floorplan, and the synthesized design is laid out physically on the integrated circuit.
机译:一种在集成芯片中实现电路设计的方法和系统。电路设计的平面图以较高的抽象水平排列。根据平面图对设计进行综合,并将综合后的设计物理布局在集成电路上。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号