首页> 外国专利> System and method for improving logic synthesis in logic circuits

System and method for improving logic synthesis in logic circuits

机译:用于改善逻辑电路中的逻辑综合的系统和方法

摘要

A method of fanout optimization includes the steps of inputting a net list including fanout regions, each fanout region having sources, each source being coupled to at least one sink, determining a gain for inverters to be placed in a buffer tree, wherein the gain has a same value for all inverters to be placed within the tree, computing a number of inverters used to couple the source to each sink and introducing inverters into the buffer tree to couple the source to each sink. A system for employing the method of fanout optimization is also described.
机译:一种扇出优化的方法包括以下步骤:输入包括扇出区域的网表,每个扇出区域具有源,每个源耦合到至少一个接收器,确定要放置在缓冲树中的逆变器的增益,其中该增益具有对于放置在树中的所有逆变器,其值相同,计算出用于将源耦合到每个接收器的逆变器的数量,并将逆变器引入到缓冲树中,以将源耦合到每个接收器。还描述了一种采用扇出优化方法的系统。

著录项

  • 公开/公告号US6253356B1

    专利类型

  • 公开/公告日2001-06-26

    原文格式PDF

  • 申请/专利权人 INTERNATIONAL BUSINESS MACHINES CORPORATION;

    申请/专利号US19980046831

  • 发明设计人 DAVID S. KUNG;

    申请日1998-03-24

  • 分类号G06F175/00;

  • 国家 US

  • 入库时间 2022-08-22 01:03:57

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号