首页> 外国专利> System for determining status of multiple interlocking FIFO buffer structures based on the position of at least one pointer of each of the multiple FIFO buffers

System for determining status of multiple interlocking FIFO buffer structures based on the position of at least one pointer of each of the multiple FIFO buffers

机译:用于基于多个FIFO缓冲器中的每一个的至少一个指针的位置来确定多个互锁FIFO缓冲器结构的状态的系统

摘要

One embodiment of the present invention relates to a method for using at least two first-in, first-out (FIFO) buffers in a pipelined bus, comprising, interlocking the at least two FIFO buffers, wherein the act of interlocking comprises defining a transaction correspondence between the phases tracked by each of the buffers.
机译:本发明的一个实施例涉及一种用于在流水线总线中使用至少两个先进先出(FIFO)缓冲器的方法,该方法包括:互锁所述至少两个FIFO缓冲器,其中,互锁动作包括定义事务。每个缓冲区跟踪的阶段之间的对应关系。

著录项

  • 公开/公告号US6470403B1

    专利类型

  • 公开/公告日2002-10-22

    原文格式PDF

  • 申请/专利权人 MICRON ELECTRONICS INC.;

    申请/专利号US20000645262

  • 发明设计人 TODD C. HOUG;

    申请日2000-08-24

  • 分类号G06F131/40;

  • 国家 US

  • 入库时间 2022-08-22 00:48:29

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号