首页> 外国专利> Method of predicting lifetime of semiconductor integrated circuit and method for reliability testing of the circuit

Method of predicting lifetime of semiconductor integrated circuit and method for reliability testing of the circuit

机译:预测半导体集成电路寿命的方法和电路可靠性测试的方法

摘要

A time it takes for a total leakage current (i.e., a total amount of B-mode stress induced leakage currents) flowing through respective MOS devices in a semiconductor integrated circuit to reach a predetermined reference level is estimated as an expected lifetime of the circuit.
机译:将流过半导体集成电路中的各个MOS器件的总漏电流(即,由B模式应力引起的漏电流的总量)达到预定参考水平所花费的时间估计为电路的预期寿命。

著录项

  • 公开/公告号US6633177B1

    专利类型

  • 公开/公告日2003-10-14

    原文格式PDF

  • 申请/专利权人 MATSUSHITA ELECTRIC INDUSTRIAL CO. LTD;

    申请/专利号US20010744260

  • 发明设计人 KENJI OKADA;

    申请日2001-02-01

  • 分类号G01R310/20;

  • 国家 US

  • 入库时间 2022-08-22 00:06:58

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号