首页> 外国专利> LSI design method which never produces timing error having influence on entire specification of LSI function, after design of layout and circuit of detailed portion

LSI design method which never produces timing error having influence on entire specification of LSI function, after design of layout and circuit of detailed portion

机译:经过详细部分的布局和电路设计,从不产生对LSI功能的整体规格产生影响的定时误差的LSI设计方法

摘要

An LSI design method includes (a) performing an arrangement wiring on a plurality of macro blocks, (b) performing a timing analysis on the plurality of macro blocks based on the result of the arrangement wiring, and (c) designing an inside portion of each of the plurality of macro blocks based on the result of the timing analysis.
机译:LSI设计方法包括:(a)在多个宏块上进行布置布线,(b)基于布置布线的结果对多个宏块进行时序分析,以及(c)设计内部布线的内部。基于定时分析的结果,多个宏块中的每个宏块。

著录项

  • 公开/公告号US6502227B1

    专利类型

  • 公开/公告日2002-12-31

    原文格式PDF

  • 申请/专利权人 NEC CORPORATION;

    申请/专利号US20000518906

  • 发明设计人 FUMIYASU KATO;

    申请日2000-03-03

  • 分类号G06F175/00;

  • 国家 US

  • 入库时间 2022-08-22 00:04:49

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号