机译:形成集成电路,形成导线,形成导电网格,形成导电网络,形成到节点位置的电互连,形成与晶体管源/漏区的电互连的半导体处理方法以及集成电路
公开/公告号US2004018671A1
专利类型
公开/公告日2004-01-29
原文格式PDF
申请/专利权人 NOBLE WENDELL P.;
申请/专利号US20030630427
发明设计人 WENDELL P. NOBLE;
申请日2003-07-29
分类号H01L21/00;H01L21/84;
国家 US
入库时间 2022-08-21 23:16:52