首页> 外国专利> PMOS current mirror with cascaded PMOS transistors and zero voltage gate threshold transistor

PMOS current mirror with cascaded PMOS transistors and zero voltage gate threshold transistor

机译:具有级联PMOS晶体管和零电压门限阈值晶体管的PMOS电流镜

摘要

A current mirror circuit is provided that includes first and second transistors operating to control an output current that is directly related to a reference current. The circuit also includes a third transistor in cascade with the second transistor, wherein gates of all the transistors are connected together and the second transistor has a drain source voltage that is approximately equal to a drain source voltage of the first transistor, and wherein the third transistor has an approximately zero threshold voltage.
机译:提供了一种电流镜电路,该电流镜电路包括第一晶体管和第二晶体管,该第一晶体管和第二晶体管进行操作以控制与参考电流直接相关的输出电流。该电路还包括与第二晶体管级联的第三晶体管,其中所有晶体管的栅极连接在一起,并且第二晶体管的漏极-源极电压大约等于第一晶体管的漏极-源极电压,并且其中第三晶体管具有大约为零的阈值电压。

著录项

  • 公开/公告号US2006267675A1

    专利类型

  • 公开/公告日2006-11-30

    原文格式PDF

  • 申请/专利权人 VINCENT THIERY;

    申请/专利号US20060435114

  • 发明设计人 VINCENT THIERY;

    申请日2006-05-16

  • 分类号G05F1/10;

  • 国家 US

  • 入库时间 2022-08-21 21:02:02

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号