首页> 外国专利> Add/drop multiplexor with aggregate serializer/deserializers

Add/drop multiplexor with aggregate serializer/deserializers

机译:带聚合串行器/解串器的分插复用器

摘要

A telecommunications node architecture is disclosed that facilitates the loop-back of a signal in an add/drop multiplexor (e.g., a SONET/SDH node, a dense wavelength division multiplexed node, etc.) that uses automatic protection switching.
机译:公开了一种电信节点体系结构,其促进了在使用自动保护切换的插分复用器(例如,SONET / SDH节点,密集波分复用节点等)中信号的环回。

著录项

  • 公开/公告号US7161965B2

    专利类型

  • 公开/公告日2007-01-09

    原文格式PDF

  • 申请/专利权人 WALTER MICHAEL PITIO;

    申请/专利号US20020112556

  • 发明设计人 WALTER MICHAEL PITIO;

    申请日2002-03-29

  • 分类号H04J3/02;

  • 国家 US

  • 入库时间 2022-08-21 20:59:45

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号