首页> 外国专利> The arrangement of a memory modules totally unbuffered and use of a chip between two modules consecutive

The arrangement of a memory modules totally unbuffered and use of a chip between two modules consecutive

机译:内存模块的布置完全无缓冲,并且两个模块之间连续使用芯片

摘要

机译:

著录项

  • 公开/公告号FR2896077B1

    专利类型

  • 公开/公告日2008-02-22

    原文格式PDF

  • 申请/专利权人 BULL SA;

    申请/专利号FR20060000249

  • 发明设计人 JEAN JACQUES PAIRAULT;

    申请日2006-01-11

  • 分类号G11C7/10;

  • 国家 FR

  • 入库时间 2022-08-21 19:47:19

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号