退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:内存模块的布置完全无缓冲,并且两个模块之间连续使用芯片
公开/公告号FR2896077B1
专利类型
公开/公告日2008-02-22
原文格式PDF
申请/专利权人 BULL SA;
申请/专利号FR20060000249
发明设计人 JEAN JACQUES PAIRAULT;
申请日2006-01-11
分类号G11C7/10;
国家 FR
入库时间 2022-08-21 19:47:19
机译: 具有完全缓冲的内存模块的卡设计以及两个连续模块之间的芯片使用
机译: 带有全缓冲内存模块的卡设计以及两个连续模块之间的芯片使用