首页> 外国专利> Apparatus of low power, area efficient FinFET circuits and method for implementing the same

Apparatus of low power, area efficient FinFET circuits and method for implementing the same

机译:低功率,面积有效的FinFET电路的装置及其实现方法

摘要

A novel implementation of a majority gate and a 2-1 MUX by using both gates of FinFET transistors as inputs is presented. A general methodology of using both gates of FinFET as inputs to implement any digital logic circuit is also presented. Circuits implemented using this methodology have significant advantages over CMOS logic counterpart and pass transistor logic counterpart in terms of power consumption and cell area.
机译:通过使用FinFET晶体管的两个栅极作为输入,提出了一种多数栅极和2-1 MUX的新颖实现方式。还介绍了使用FinFET的两个栅极作为输入来实现任何数字逻辑电路的通用方法。使用这种方法实现的电路在功耗和单元面积方面比CMOS逻辑对等方具有显着优势,并且可以通过晶体管逻辑对等方。

著录项

  • 公开/公告号US7795907B1

    专利类型

  • 公开/公告日2010-09-14

    原文格式PDF

  • 申请/专利权人 MICHAEL C. WANG;

    申请/专利号US20090577156

  • 发明设计人 MICHAEL C. WANG;

    申请日2009-10-10

  • 分类号H03K19/23;

  • 国家 US

  • 入库时间 2022-08-21 18:51:33

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号