首页> 外国专利> Scalable bus-based on-chip interconnection networks

Scalable bus-based on-chip interconnection networks

机译:基于总线的可扩展片上互连网络

摘要

The present disclosure generally relates to systems for routing data across a multinodal network. Example systems include a multinodal array having a plurality of nodes and a plurality of physical communication channels connecting the nodes. At least one of the physical communication channels may be configured to route data from a first node to two or more other destination nodes of the plurality of nodes. The present disclosure also generally relates to methods for routing data across a multinodal network and computer accessible mediums having stored thereon computer executable instructions for performing techniques for routing data across a multinodal network.
机译:本公开总体上涉及用于在多节点网络上路由数据的系统。示例系统包括具有多个节点和连接节点的多个物理通信信道的多节点阵列。物理通信信道中的至少一个可以被配置为将数据从第一节点路由到多个节点中的两个或更多个其他目的节点。本公开还总体上涉及用于在多节点网络上路由数据的方法以及其上存储有用于执行用于在多节点网络上路由数据的技术的计算机可执行指令的计算机可访问介质。

著录项

  • 公开/公告号US8307116B2

    专利类型

  • 公开/公告日2012-11-06

    原文格式PDF

  • 申请/专利权人 STEPHEN W. KECKLER;BORIS GROT;

    申请/专利号US20090487781

  • 发明设计人 STEPHEN W. KECKLER;BORIS GROT;

    申请日2009-06-19

  • 分类号G06F15/173;

  • 国家 US

  • 入库时间 2022-08-21 17:28:02

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号