首页> 外国专利> Fully depleted silicon-on-insulator CMOS logic

Fully depleted silicon-on-insulator CMOS logic

机译:完全耗尽的绝缘体上硅CMOS逻辑

摘要

A extractor implanted region is used in a silicon-on-insulator CMOS memory device. The extractor region is reversed biased to remove minority carriers from the body region of partially depleted memory cells. This causes the body region to be fully depleted without the adverse floating body effects.
机译:在绝缘体上硅CMOS存储器件中使用提取器注入区。将提取器区域反向偏置以从部分耗尽的存储单元的主体区域去除少数载流子。这导致身体区域完全耗尽,而没有不利的漂浮体影响。

著录项

  • 公开/公告号US8174081B2

    专利类型

  • 公开/公告日2012-05-08

    原文格式PDF

  • 申请/专利权人 LEONARD FORBES;

    申请/专利号US201113099459

  • 发明设计人 LEONARD FORBES;

    申请日2011-05-03

  • 分类号H01L31/119;

  • 国家 US

  • 入库时间 2022-08-21 17:26:30

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号