首页> 外国专利> Automatic clock-activity based chip/IO ring design—a novel architecture to reduce standby consumption

Automatic clock-activity based chip/IO ring design—a novel architecture to reduce standby consumption

机译:基于时钟活动的自动芯片/ IO环设计-一种减少待机功耗的新颖架构

摘要

A circuit including an input configured to receive a clock signal. Detection circuitry may be configured to detect if the clock signal is present on the input. An output is configured to provide a control signal having a first level if the clock signal is present on the input and a second level if the clock signal is absent from the input.
机译:一种包括被配置为接收时钟信号的输入的电路。检测电路可以被配置为检测时钟信号是否存在于输入上。如果输入信号上存在时钟信号,则输出配置为提供具有第一电平的控制信号,如果输入信号中不存在时钟信号,则输出提供第二电平的控制信号。

著录项

  • 公开/公告号US8564332B2

    专利类型

  • 公开/公告日2013-10-22

    原文格式PDF

  • 申请/专利权人 SHIV HARIT MATHUR;

    申请/专利号US201113187284

  • 发明设计人 SHIV HARIT MATHUR;

    申请日2011-07-20

  • 分类号H03K5/19;

  • 国家 US

  • 入库时间 2022-08-21 16:46:18

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号