首页> 外国专利> Trellis coded modulation method for reducing inter-cell interference of flash memory device, trellis coded modulation circuit, error correct circuit and flash memory device using same

Trellis coded modulation method for reducing inter-cell interference of flash memory device, trellis coded modulation circuit, error correct circuit and flash memory device using same

机译:减少闪存器件的小区间干扰的网格编码调制方法,网格编码调制电路,纠错电路和使用该方法的闪存器件

摘要

PURPOSE: A trellis coded modulation method, a trellis coded modulation circuit, an error correcting circuit, a method for inputting data of a flash memory device and the flash memory device are provided to minimize interference between cells by decreasing an error rate due to an E-PH pattern. CONSTITUTION: A convolutional encoder(11) receives the first input data of k bits among input data of n bits. The k is smaller than the n. The convolutional encoder outputs the encoded input data of k+r bits by adding the surplus data of r bits to the first input data of k bits. An m dimensional modulator(12) rearranges m modulation data on an m dimensional trellis point by receiving the encoded input data of k+r bits and the second input data of the n-k bits except the first input data. The m dimensional modulator stores the m modulation data in m memory cells of a flash memory device by corresponding to the rearranged trellis point.
机译:目的:提供网格编码调制方法,网格编码调制电路,纠错电路,用于输入闪存设备的数据的方法和闪存设备,以通过减小由于E引起的错误率来最小化单元之间的干扰。 -PH模式。组成:卷积编码器(11)接收n位输入数据中k位的第一输入数据。 k小于n。卷积编码器通过将r位的剩余数据与k位的第一输入数据相加来输出k + r位的编码输入数据。 m维调制器(12)通过接收除第一输入数据之外的k + r比特的编码输入数据和n-k比特的第二输入数据,在m维网格点上重新排列m个调制数据。 m维调制器通过对应于重新布置的网格点,将m个调制数据存储在闪存设备的m个存储单元中。

著录项

  • 公开/公告号KR101250672B1

    专利类型

  • 公开/公告日2013-04-09

    原文格式PDF

  • 申请/专利权人

    申请/专利号KR20100122415

  • 发明设计人 하정석;문재균;오지은;

    申请日2010-12-03

  • 分类号G11C16/34;G11C16/10;G11C16/20;

  • 国家 KR

  • 入库时间 2022-08-21 16:25:23

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号