首页> 外国专利> Dram sub array level autonomic refresh memory controller optimization

Dram sub array level autonomic refresh memory controller optimization

机译:DRAM子阵列级自主刷新存储器控制器优化

摘要

A method of refreshing a dynamic random access memory (DRAM) includes detecting an open page of the DRAM at a row of a DRAM bank within an open sub array of the DRAM bank. The method also includes delaying issuance of a refresh command to a target refresh row of the DRAM bank when the target refresh row of the DRAM bank is within the open sub array of the DRAM bank.
机译:一种刷新动态随机存取存储器(DRAM)的方法,包括在DRAM存储体的开放子阵列内的DRAM存储体的行处检测DRAM的开放页面。该方法还包括当DRAM存储体的目标刷新行在DRAM存储体的开放子阵列内时,将刷新命令的发布延迟到DRAM存储体的目标刷新行。

著录项

  • 公开/公告号IN2015MN03457A

    专利类型

  • 公开/公告日2016-07-22

    原文格式PDF

  • 申请/专利权人

    申请/专利号IN3457/MUMNP/2015

  • 申请日2015-12-04

  • 分类号G11C11/406;G06F13/16;

  • 国家 IN

  • 入库时间 2022-08-21 14:24:50

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号