首页> 外国专利> - - All-Digital Phase-Locked Loop with Fine Multi-Sampling Time-to-Digital Converter and Method for Operating thereof

- - All-Digital Phase-Locked Loop with Fine Multi-Sampling Time-to-Digital Converter and Method for Operating thereof

机译:--具有精细多采样时间数字转换器的全数字锁相环及其操作方法

摘要

An all-digital phase-locked loop and a method of its operation using a fine multisampling time-to-digital converter are presented. An all-digital phase-locked loop using a fine multiple sampling time digital converter, comprising: a Time-to-Digital Converter (TDC) for converting the phase difference between two input signals into a digital value; The remaining signals that have not been converted in the time-to-digital converter generate a multiphase signal through a delay-locked loop (DLL) -based multiphase generator, A fine multi-sampling time-to-digital converter for converting the phase difference into the digital value using a reference signal; A digital loop filter for converting an output of the time-to-digital converter and the fine multi-sampling time-to-digital converter into a control code; And a digital control oscillator for generating the frequency of the output signal by the control code.
机译:提出了一种全数字锁相环及其使用精细多采样时间数字转换器的操作方法。一种使用精细多重采样时间数字转换器的全数字锁相环,包括:时间数字转换器(TDC),用于将两个输入信号之间的相位差转换为数字值;以及剩余的尚未在时间数字转换器中转换的信号会通过基于延迟锁定环(DLL)的多相发生器生成多相信号,这是一种精细的多采样时间数字转换器,用于转换相位差使用参考信号将其转换为数字值;数字环路滤波器,用于将时间数字转换器和精细多重采样时间数字转换器的输出转换为控制代码;还有一个数字控制振荡器,用于通过控制代码产生输出信号的频率。

著录项

  • 公开/公告号KR101617088B1

    专利类型

  • 公开/公告日2016-05-02

    原文格式PDF

  • 申请/专利权人 인하대학교 산학협력단;

    申请/专利号KR20140074519

  • 发明设计人 강진구;공인석;

    申请日2014-06-18

  • 分类号H03L7/16;H03L7/081;

  • 国家 KR

  • 入库时间 2022-08-21 14:12:35

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号