首页> 外国专利> Systems and methods for test time outlier detection and correction in integrated circuit testing

Systems and methods for test time outlier detection and correction in integrated circuit testing

机译:用于集成电路测试中的测试时间异常值检测和校正的系统和方法

摘要

Methods and systems for semiconductor testing are disclosed. In one embodiment, devices which are testing too slowly are prevented from completing testing, thereby allowing untested devices to begin testing sooner.
机译:公开了用于半导体测试的方法和系统。在一个实施例中,阻止了测试太慢的设备完成测试,从而允许未测试的设备更快地开始测试。

著录项

  • 公开/公告号US9529036B2

    专利类型

  • 公开/公告日2016-12-27

    原文格式PDF

  • 申请/专利权人 OPTIMAL PLUS LTD.;

    申请/专利号US201414492392

  • 发明设计人 AVI GOLAN;GIL BALOG;REED LINDE;

    申请日2014-09-22

  • 分类号G01R31/26;G01R31/28;G01R31/317;G01R31/3185;

  • 国家 US

  • 入库时间 2022-08-21 13:42:26

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号