首页> 外国专利> Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3D structure semiconductor applications

Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3D structure semiconductor applications

机译:利用有图案的自组装单层膜进行3D结构半导体应用的选择性原子层沉积工艺

摘要

Methods for forming fin structure with desired materials formed on different locations of the fin structure using a selective deposition process for three dimensional (3D) stacking of fin field effect transistor (FinFET) for semiconductor chips are provided. In one embodiment, a method of forming a structure with desired materials on a substrate includes forming a patterned self-assembled monolayer on a circumference of a structure formed on a substrate, wherein the patterned self-assembled monolayer includes a treated layer formed among a self-assembled monolayer, and performing an atomic layer deposition process to form a material layer predominantly on the self-assembled monolayer from the patterned self-assembled monolayer.
机译:提供了一种方法,该方法使用用于半导体芯片的鳍式场效应晶体管(FinFET)的三维(3D)堆叠的选择性沉积工艺,利用在鳍结构的不同位置上形成的期望材料来形成鳍结构。在一个实施例中,一种在基板上形成具有期望材料的结构的方法包括:在基板上形成的结构的圆周上形成图案化的自组装单层,其中,所述图案化的自组装单层包括在自身之间形成的处理层。 -组装单层,并执行原子层沉积工艺以从图案化的自组装单层主要在自组装单层上形成材料层。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号